布-图设计的保护期限是多少年

我国集成电路布-图设计保护条例规定，布-图设计专有权的保护期为10年，自布-图设计登记申请之日或者在世界任何地方首次投入商业利用之日起计算，以较前日期为准。但是，无论是否登记或者投入商业利用，布-图设计自创作完成之日起15年后，不再受本条例保护。

布-图设计的符号法

首先根据电路和工艺条件。将电路的元件、连线、接触孔等规定为符号，并在由工艺条件确定的网格上用这些符号描述电路元件及其互连关系，然后由计算机软件自动产生实际的芯片布-图。在设计中也可采用相对网格，用符号在网格上描述出电路的骨架图后，由计算机软件进行布-图空间的压缩并产生实际芯片布-图。这种设计方式可缩短作图和数字化的周期并可获得布-图密度较高的设计结果。

相关知识：布-图设计的保准单元

利用预先设计好的标准单元进行电路布-图设计。标准单元在电学上可以是一个逻辑门或触发器等功能子电路。这些单元的高度相同，长度不同。所有的输入、输出接点排列在单元的上、下一边或两边上。地线和电源线排列在单元的左右两边。布-图设计时,计算机根据电路的互连关系将单元成行地排列，行内单元的地线、电源线同时实现了互连，电路单元的其他互连在单元行间和两端的布线通道区中间完成,一般采用双层布线,可由计算机软件自动完成。单元行间的距离可根据布线的实际需要进行调整。这是一种自动化设计方式，设计周期短，但布-图密度低于人工设计方式。

布-图设计的逻辑阵列

通常是面向随机组合逻辑电路。设计时，通过逻辑转换将电路等价地转换成一个规则的阵列式电路，使电路的输出成为输入的“与-或”函数。这样,电路就可用一个(或多个)“与”矩阵-“或”矩阵表示。电路的布-图设计也就转化为规则的阵列式电路的设计(如只读存储器)。在给出阵列的编码表以后，布-图可由计算机自动地完成。由于转换得到的阵列一般是相当稀疏的，芯片布-图密度就比较低，往往需要对设计结果进行分段“折叠”优化,压缩冗余的布-图面积,以提高布-图密度。